高校问答新车临时牌怎么办理:VHDL语言的编写规则
来源：百度文库 编辑：高校问答 时间：2024/05/07 11:22:16
用VHDL语言编写程序时，如果有三个或三个以上的条件需要判断时，用两层嵌套:
第一种：
if(条件1 and 条件2)then
if(条件3)then
执行语句；
end if;
end if;
第二种：
if(条件3)then
if(条件1 and 条件2)then
执行语句；
end if;
end if;
两种执行结果为什么不一样，其仿真波形有明显差别，应该如何安排条件的判断顺序，原则是什么，如果有时钟作为条件时应放在什么位置？如果有四个或更多的条件需要判断时应如何安排其顺序。
其原则是什么？？？
第一种：
if(条件1 and 条件2)then
if(条件3)then
执行语句；
end if;
end if;
第二种：
if(条件3)then
if(条件1 and 条件2)then
执行语句；
end if;
end if;
两种执行结果为什么不一样，其仿真波形有明显差别，应该如何安排条件的判断顺序，原则是什么，如果有时钟作为条件时应放在什么位置？如果有四个或更多的条件需要判断时应如何安排其顺序。
其原则是什么？？？
如果是较简单的电路，那么我建议你用电路图方式写。
如果是复杂电路，那么你要参考书来写。