高校问答老舍养花课件:哪位精通VHDL的请进。。。
来源：百度文库 编辑：高校问答 时间：2024/05/05 17:39:43
问题：
A,B： in std_logic;
C: out std_logic;
当rising_edge(A)到来时 C<='1';
当rising_edge(B)到来时 C<='0';
怎么编？
急得头大。。。
各位高手不要笑话啊，请指教！
还是不行啊。。
A,B： in std_logic;
C: out std_logic;
当rising_edge(A)到来时 C<='1';
当rising_edge(B)到来时 C<='0';
怎么编？
急得头大。。。
各位高手不要笑话啊，请指教！
还是不行啊。。
我把程序改了一下，如果有问题你再告诉我。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY BINGO IS
PORT(A,B:IN STD_LOGIC;
C:OUT STD_LOGIC);
END;
ARCHITECTURE ART OF BINGO IS
SIGNAL T:STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL G,F:STD_LOGIC;
BEGIN
T<=A&B;
PROCESS(A,B)IS
BEGIN
CASE(T)IS
WHEN"01"=>G<='0';F<='0';
WHEN"10"=>G<='1';F<='1';
WHEN"11"=>G<=NOT F;
WHEN"00"=>G<=G;
WHEN OTHERS=>NULL;
END CASE;
END PROCESS;
C<=G;
END ART;